电气自动化技术网

同步时序逻辑电路设计的步骤

时间:2010-02-03 来源:未知 编辑:电气自动化技术网 点击:次 字体设置:

   时序电路设计又称为时序电路综合,它是时序电路分析的逆过程,即根据给定的逻辑功能要求,选择适当的逻辑器件,设计出符合要求的时序逻辑电路。本节仅介绍用触发器及门电路设计同步时序逻辑电路的方法,这种设计方法的基本指导思想是使用尽可能少的时钟触发器和门电路来实现待设计的时序电路。
    设计同步时序电路的一般过程如图9.1.1所示。

图9.1.1  同步时序电路的设计过程

    
    具体的步骤及说明:
    1.由给定的逻辑功能求出原始状态图
    由于时序电路在某一时刻的输出信号,不仅与当时的输入信号有关,而且还与电路原来的状态有关。因此设计时序电路时,首先必须分析给定的逻辑功能,从而求出对应的状态转换图。这种直接由要求实现的逻辑功能求得的状态转换图叫做原始状态图。正确画出原始状态图,是设计时序电路的最关键的一步,具体的做法是:
    (1)分析给定的逻辑功能,确定输入变量,输出变量及该电路应包含的状态,并用字母S0S1…表示这些状态。
    (2)分别以上述状态为现态,考察在每一个可能的输入组合作用下应转到哪个状态及相应的输出,便可求得符合题意的状态图。
    2.状态化简
    根据给定要求得到的原始状态图不一定是最简的,很可能包含多余的状态,即可以合并的状态,因此需要进行状态化简或状态合并。状态化简是建立在状态等价这个概念的基础上的。所谓状态等价,是指在原始状态图中,如果有两个或两个以上的状态,在输入相同的条件下,不仅有相同的输出,而且向同一个次态转换,则称这些状态是等价的。凡是等价状态都可以合并。如图9.1.2中的状态S2S3,当输入X=0时,输出Z都是0,且都向同一个次态S0转换;当X=1时,输出Z都是1,次态都是S3,所以S2S3时等价状态,可以合并为S2,取消S3,即将图9.1.2中代表S3的圆圈及由该圆圈出发的所有连线去掉,将原先指向S3的连线改而指向S2,得到化简后的状态图如图9.1.3所示。 显然,状态化简使状态数目减少,从而可以减少电路中所需要触发器的个数和门电路的个数。

图9.1.2  原始状态图

图9.1.3  图9.1.2的简化状态图

    3.状态编码,并画出编码形式的状态图及状态表
    在得到简化的状态图后,要对每一个状态指定一个二进制代码,这就是状态编码(或称状态分配)。编码的方案不同,设计的电路结构也就不同。编码方案选择得当,设计结果可以很简单。为此,选取的编码方案应该有利于所选触发器的驱动方程及电路输出方程的简化。为了便于记忆和识别,一般选用的状态编码都遵循一定的规律,如用自然二进制码。编码方案确定后,根据简化的状态图,画出编码形式的状态图及状态表。
    4.选择触发器的类型及个数
    按照下式选择触发器的个数n

2n-1<M≤2n

    其中M是电路包含的状态个数。
    5.求电路的输出方程及各触发器的驱动方程
    根据编码后的状态表及触发器的驱动表可求得电路的输出方程和各触发器的驱动方程。
    6.画逻辑电路图,并检查自启动能力

顶一下
(0)
0%
踩一下
(0)
0%
打 印】【顶 部】【关 闭】【挑 错
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
表情:
验证码:点击我更换图片
版权与免责声明:
①凡本网注明"来源:电气自动化技术网"的所有作品,版权均属于电气自动化技术网,转载请必须注明出处“电气自动化技术网http://www.dqjsw.com.cn”。违反者本网将追究相关法律责任。
②本网转载并注明自其它来源的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品来源,并自负版权等法律责任。
③如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
>> 相关文章
栏目导航:互感器 | 智能电网 | 无功补偿 | 电容器 | 变压器 | 电源 | 避雷器 | 电抗器 | opc | 三菱PLC | 西门子PLC | 欧姆龙PLC | PLC视频教程 | 电工基础知识
© www.dqjsw.com.cn 2008-2013 版权所有 ICP网站备案:渝ICP备11003104号